3次元 集積 回路

위키百科, 우리 모두의 百科事典.

3次元 集積 回路 (Three-dimensional integrated circuit, 3D IC )는 16個 以上의 IC를 積層하고 TSV(Through Silicon Via) 等을 利用해 垂直으로 連結해 만든 MOS (金屬酸化物半導體) 集積 回路 (IC)이다. 또는 Cu-Cu 連結을 使用하여 單一 裝置처럼 作動하여 旣存 2次元 프로세스보다 戰力을 줄이고 設置 空間을 줄이면서 性能 向上을 達成할 수 있다. [1] 3D IC는 z 方向을 活用하여 마이크로일렉트로닉스 및 나노일렉트로닉스 에서 電氣的 性能 利點을 얻는 여러 3D 統合 方式 中 하나이다.

3D 集積 回路는 相互 連結 階層 構造 水準에 따라 글로벌(패키지), 中間(본드 패드) 및 로컬( 트랜지스터 ) 水準으로 分類될 수 있다. [2] 一般的으로 3D 統合은 3DWLP(3D 웨이퍼 레벨 패키징)와 같은 技術을 包含하는 廣範圍한 用語이다. (2.5D 및 3D 인터胞阻 基盤 統合, 3D 積層 IC(3D-SIC), 3D 異種 統合, 및 3D 시스템 統合 [3] , 眞正한 모놀리식 3D IC뿐만 아니라)

JIC(Jisso Technology Roadmap Committee) 및 ITRS(International Technology Roadmap for Semiconductors)와 같은 國際 組織에서는 다양한 3D 統合 技術을 分類하여 3D 統合의 標準 및 로드맵을 더욱 발전시키기 위해 努力해 왔다. [4] 2010年代 들어서는 낸드 플래시 메모리 와 모바일 裝置 에 3D IC가 널리 쓰이고 있다.

같이 보기 [ 編輯 ]

各州 [ 編輯 ]

  1. ↑ 《Wafer Bonding: Applications and Technology》 . Springer. 2013年 3月 9日. ISBN   978-3-662-10827-7 .  
  2. ↑ “SEMI.ORG” (PDF) . 2015年 9月 24日에 原本 文書 (PDF) 에서 保存된 文書.  
  3. ↑ “What is 3D Integration? - 3D InCites” . 2014年 12月 30日에 原本 文書 에서 保存된 文書.  
  4. ↑ “INTERNATIONAL TECHNOLOGY ROADMAP FOR SEMICONDUCTORS 2011 EDITION” (PDF) . 2014年 12月 30日에 原本 文書 (PDF) 에서 保存된 文書 . 2014年 12月 30日에 確認함 .  

出處 [ 編輯 ]

元本 住所 " https://ko.wikipedia.org/w/index.php?title=3次元_集積_回로&oldid=36737310 "