DDR2 SDRAM (от англ. double-data-rate two synchronous dynamic random access memory  ? подво?на швидк?сть передач? даних синхронно? пам'ят? з дов?льним доступом) ? це тип оперативно? пам'ят? використовувано? в комп'ютерах .

Як ? DDR SDRAM , DDR2 SDRAM використову? передачу даних по обох фронтах тактового сигналу , за рахунок чого при так?й же частот? шини пам'ят?, як й у звичайно? SDRAM, можна фактично подво?ти швидк?сть передач? даних (наприклад, при робот? DDR2 на частот? 100 МГЦ ефективна частота виходить 200 МГЦ). Основна в?дм?нн?сть DDR2 в?д DDR ? удв?ч? б?льша частота роботи зовн?шньо? шини, по як?й дан? передаються в буфер м?кросхеми пам'ят?. При цьому робота самого чипа залишилася такою ж, як ? у просто DDR, тобто з такими ж затримками, але при б?льш?й швидкост? передач? ?нформац??. При пор?внянн? роботи м?кросхем DDR та DDR2 на однаков?й тактов?й частот? DDR2 матиме удв?ч? б?льш? затримки й загальна продуктивн?сть буде г?ршою.

Сум?сн?сть [ ред. | ред. код ]

DDR2 не ? зворотно сум?сною з DDR, к?льк?сть контакт?в б?льша (240 проти 184 у DDR), тому ключ на модулях DDR2 розташований в ?ншому м?сц? в пор?внянн? з DDR ? вставити модуль DDR2 у роз'?м DDR, без пошкодження останнього, неможливо.

Р?зниця м?ж DDR2 ? DDR [ ред. | ред. код ]

Текст вилучений з? статт? через п?дозру в порушенн? авторських прав

Текст, який ран?ше перебував на ц?й стор?нц?, зап?дозрений у порушенн? авторських прав через те, що ? досл?вним перекладом з таких джерел: https://faqhard.ru/articles/4/02.php Тому, хто поставив цей шаблон: на стор?нку обговорення користувача , який розм?стив цю статтю, чи додав текст з порушенням авторського права, варто додати пов?домлення {{subst:Nothanks tr|DDR2 SDRAM|url= https://faqhard.ru/articles/4/02.php }} --~~~~ .

До уваги користувача, який розм?стив цю статтю Не редагуйте статтю зараз, нав?ть якщо ви збира?теся ?? переписати. Додержуйтеся вказ?вок нижче . Якщо власник авторських прав на зазначений вище матер?ал дозволя? використати його на умовах GNU FDL без незм?нюваних секц?й та Creative Commons ?з зазначенням автора / розповсюдження на тих самих умовах , будь ласка, спов?ст?ть про це на стор?нц? обговорення ц??? статт? . Якщо правовласником ? ви, додайте на зазначеному вище ресурс? прим?тку: ≪This article is licensed under the Creative Commons Attribution-ShareAlike license≫. Якщо дозволу на використання цього матер?алу нема, будь ласка, зроб?ть одне з двох: Напиш?ть хоча б гарний накид статт? на ц?й п?дстор?нц? . Зверн?ть увагу: не треба коп?ювати текст, що порушу? авторськ? права, на зазначену п?дстор?нку й редагувати його. Якщо ви взялися за написання ново? статт?, не забудьте спов?стити про це на стор?нц? обговорення . Залиште все як ?, ? тод? стаття буде вилучена. У випадку, якщо новий текст написаний не буде, ця стаття буде вилучена через тиждень п?сля появи цього попередження. (Детальн?ше див. документац?ю шаблону .) Вих?дний текст ц??? статт? з можливим порушенням коп?райту можна знайти в ?стор?? зм?н . Зверн?ть увагу, що розм?щення у В?к?пед?? матер?ал?в, включаючи досл?вний переклад, автор яких не надав явного дозволу на ?хн? використання в?дпов?дно до л?ценз?? GNU FDL без незм?нюваних секц?й та Creative Commons ?з зазначенням автора / розповсюдження на тих самих умовах , може бути порушенням закон?в про авторське право. Користувач?, як? додають до В?к?пед?? так? матер?али, можуть бути тимчасово позбавлен? права редагувати статт?. Незважаючи н? на що, ми завжди рад? вашим ориг?нальним статтям. Дяку?мо.

Як працю? пам'ять DDR2 [ ред. | ред. код ]

Текст вилучений з? статт? через п?дозру в порушенн? авторських прав

Текст, який ран?ше перебував на ц?й стор?нц?, зап?дозрений у порушенн? авторських прав через те, що ? досл?вним перекладом з таких джерел: https://studfile.net/preview/7171405/page:3 Тому, хто поставив цей шаблон: на стор?нку обговорення користувача , який розм?стив цю статтю, чи додав текст з порушенням авторського права, варто додати пов?домлення {{subst:Nothanks tr|DDR2 SDRAM|url= https://studfile.net/preview/7171405/page:3 }} --~~~~ .

До уваги користувача, який розм?стив цю статтю Не редагуйте статтю зараз, нав?ть якщо ви збира?теся ?? переписати. Додержуйтеся вказ?вок нижче . Якщо власник авторських прав на зазначений вище матер?ал дозволя? використати його на умовах GNU FDL без незм?нюваних секц?й та Creative Commons ?з зазначенням автора / розповсюдження на тих самих умовах , будь ласка, спов?ст?ть про це на стор?нц? обговорення ц??? статт? . Якщо правовласником ? ви, додайте на зазначеному вище ресурс? прим?тку: ≪This article is licensed under the Creative Commons Attribution-ShareAlike license≫. Якщо дозволу на використання цього матер?алу нема, будь ласка, зроб?ть одне з двох: Напиш?ть хоча б гарний накид статт? на ц?й п?дстор?нц? . Зверн?ть увагу: не треба коп?ювати текст, що порушу? авторськ? права, на зазначену п?дстор?нку й редагувати його. Якщо ви взялися за написання ново? статт?, не забудьте спов?стити про це на стор?нц? обговорення . Залиште все як ?, ? тод? стаття буде вилучена. У випадку, якщо новий текст написаний не буде, ця стаття буде вилучена через тиждень п?сля появи цього попередження. (Детальн?ше див. документац?ю шаблону .) Вих?дний текст ц??? статт? з можливим порушенням коп?райту можна знайти в ?стор?? зм?н . Зверн?ть увагу, що розм?щення у В?к?пед?? матер?ал?в, включаючи досл?вний переклад, автор яких не надав явного дозволу на ?хн? використання в?дпов?дно до л?ценз?? GNU FDL без незм?нюваних секц?й та Creative Commons ?з зазначенням автора / розповсюдження на тих самих умовах , може бути порушенням закон?в про авторське право. Користувач?, як? додають до В?к?пед?? так? матер?али, можуть бути тимчасово позбавлен? права редагувати статт?. Незважаючи н? на що, ми завжди рад? вашим ориг?нальним статтям. Дяку?мо.

У пам'ят? DDR2 реал?зована схема розбивки масиву пам'ят? на чотири лог?чних банки, а для модул?в ?мн?стю 1 ? 2 Гбайт ? на в?с?м лог?чних банк?в. Оск?льки затримка CAS Delay становить два такти, то через два такти п?сля команди читання дан? можуть бути зчитан? ?з шини даних. Нагада?мо, що в нас ? чотири шини даних (л?н??) шириною n б?т кожна й передача даних може в?дбуватися паралельно по кожн?й ?з цих л?н?й. У нашому спрощеному приклад? можна вважати, що слова A1-A4, що в?дпов?дають першому банку, одночасно (протягом одного такту) передаються по чотирьох л?н?ях. На наступному такт? по чотирьох л?н?ях одночасно передаються слова B1-B4 ? т. д. Дал? ц? дан? передаються в мультиплексор синхронно з позитивним фронтом тактового ?мпульсу. Оск?льки мультиплексор працю? на подво?н?й частот? й виводить дан? по шин? шириною n б?т синхронно з позитивним ? негативним фронтами, за один такт роботи ядра пам'ят? зд?йсню?ться вив?д на шину даних 4n б?т (4 слова).

Зрозум?ло, що у випадку реал?зац?? арх?тектури 4n-Prefetch довжина пакета (Burst Length) даних не може бути менш 4. Тому для пам'ят? DDR2 м?н?мальна довжина пакета становить 4. Одне з головних завдань у технолог?? 4n-Prefetch ? забезпечити наявн?сть безперервного потоку даних на кожн?й ?з чотирьох л?н?й шириною n б?т. З урахуванням того, що команди тактуються на частот? роботи ядра пам'ят? й в один момент часу на шин? може бути присутн?м т?льки одна команда, це завдання не таке просте, як зда?ться.

Розглянемо як г?потетичний приклад ситуац?ю ?з трьома банками пам'ят?. Активац?я кожного наступного банку може в?дбуватися т?льки п?сля пром?жку часу Row-to-Row Delay (tRRD). Типовим ? випадок, коли tRRD становить два такти. Кр?м того, для кожного окремого банку п?сля його активац?? команда на читання (виб?р стовпця в межах активованого рядка) надходить ?з затримкою, обумовлено? RAS-to-CAS Delay (tRCD). ? якщо tRCD = 4T, то команда на читання першого банку зб?житься активац??ю третього банку. Для того щоб уникнути конфл?кту команд, команду активац?? третього банку доводиться зм?щати на ц?лий цикл, що, природно, приводить ? до зсуву вс?х наступних команд для цього банку. У результат? такого зрушення на шин? даних утвориться пропуск або пузир (Bubble), що приводить до зниження пропускно? здатност? пам'ят?.

Техн?чн? стандарти [ ред. | ред. код ]

М?кросхеми [ ред. | ред. код ]

Модул? [ ред. | ред. код ]

Для використання в комп'ютерах, DDR2 SDRAM поставля?ться в модулях DIMM з 240 контактами й одним ключем (вир?зом у смуз? контакт?в). DiMM'и розр?зняються по максимальн?й швидкост? передач? даних (часто називаною пропускною здатн?стю)

Посилання [ ред. | ред. код ]

• JEDEC website [ Арх?вовано 15 кв?тня 2011 у Wayback Machine .]
• Overview of DDR-II technology
• DDR2 low latency vs high bandwidth, Core 2 Duo (Conroe) performance

Це незавершена стаття про ?нформац?йн? технолог?? . Ви можете допомогти про?кту, виправивши або дописавши ?? .