Динамичка мемори?а со случаен пристап (ДРАМ) ( англиски : Digital Random Access Memory (DRAM) ) ? вид мемори?а со случаен пристап ко?а го чува секо? бит на податоци во посебен кондензатор во рамките на едно интегрирано коло . Кондензаторот може да биде полн или празен. Овие две состо?би се земаат да ги претставуваат двете вредности на битот, вообичаено наречени 0 и 1. Биде??и дури и неспроводливите транзистори секогаш пропуштаат мала количина, кондензаторите полека се празнат и информациите почнуваат да се губат освен ако полнежот на кондензаторите не се освежува периодично. Поради ова бара?е за освежува?е, се работи за динамичка мемори?а што е спротивно на статичка мемори?а со случаен пристап (СРАМ) и други статички типови на мемории. За разлика од флеш-мемори?ата , ДРАМ е непосто?ана мемори?а биде??и таа брзо ги губи своите податоци кога ?е се исклучи од напо?ува?е.

ДРАМ широко се користи во дигиталната електроника каде што се потребни ниска цена и мемори?а со голем капацитет. Една од на?големите примени на ДРАМ е не?зино користе?е како главна мемори?а (наречена РАМ) во современите комп?утери и како главна мемори?а во компонентите што се користат во овие комп?утери како што се графичките картички (каде главната мемори?а се нарекува графичка мемори?а). Спротивно на тоа СРАМ што е побрза и поскапа отколку ДРАМ, обично се користи каде што брзината е поважна од трошоците, како што е случа? со кеш-мемори?ата во обработувачите.

Предноста на ДРАМ е во не?зината структурна едноставност - потребни се само еден транзистор и кондензатор по бит, во споредба со четири или шест транзистори во СРАМ. Ова му овозможува на ДРАМ да постигне многу висока густина. Транзисторите и кондензаторите што се користат, биде??и се многу мали може да се спакуваат мили?арди на еден мемориски чип. Поради динамичкиот карактер на неговите мемориски клетки ДРАМ троши релативно големи количини на енерги?а, со различни начини за управува?е со потрошувачката енерги?а ^[1] .

Истори?а [ уреди | уреди извор ]

Во криптографската машина со кодно име ?Аквариус“ користена во Блечли Парк (Bletchley Park) за време на Втората светска во?на била инкорпорирана ожичена динамичка мемори?а. Податоците биле читани од хартиена лента и карактерите биле меморирани во динамичката мемори?а. Мемори?ата користела голем склад на кондензатори кои биле полни или празни. Полн кондензатор претставувал еден (1), а празен кондензатор нула(0) ^[2] .

Во 1964 година, Арнолд Фарбер (Arnold Farber) и ?у?ин Шлиг (Eugene Schlig), работе??и за IBM создале ожичени мемориски ?елии со користе?е флип-флоп (составен од транзистор и диода со ефект на тунел ). Тие го замениле флип-флопот со два транзистори и два отпорници добива??и конфигураци?а ко?а станала позната како Фарбер-Шлигова ?ели?а. Во 1965 година Бен?амин Агуста (Benjamin Agusta) и неговиот тим од IBM, создале 16-битен силициумски мемориски чип на основа на Фарбер-Шлиговата ?ели?а, со 80 транзистори, 64 отпорници и 4 диоди. Во 1966 година, била измислена динамичката мемори?а со случаен пристап од страна на д-р Роберт Денард (Robert Dennard) во истражувачкиот центар Томас ?. Вотсон во IBM. Нему, во 1968 година во САД му бил доделен патентот бро? 3.387.386.

Во 1969 година Ханивел (Honeywell) побарал од Интел да направи ДРАМ со користе?е на ?ели?а со три транзистори кои тие ?а развиле. Истото било остварено како Интел 1102 во почетокот на 1970 година ^[3] . Ме?утоа, 1102 имал многу проблеми поради што Интел почнале во та?ност, за да избегнат конфликт со Ханивел, да работат на нивен сопствен подобрен диза?н. Ово? диза?н станал првиот комерци?ално достапен ДРАМ, Интел 1103, во октомври 1970 година. 1103 бил диза?ниран од страна на ?оел Карп и реализиран од Пат Ерхарт ^[4] .

Првиот ДРАМ со мултиплексиран ред и колона од адресни редови бил Mostek MK4096 Kbit, диза?ниран од страна на Роберт Пробстинг (Robert Proebsting), воведен во 1973 година. Оваа адресна шема ги користела истите адресни пинови за да се добие ниска половина и висока половина на адреса од референцираните мемориски ?елии, префрлени поме?у двете половини на наизменични циклуси на магистралата. Ова било радикално напредува?е, ефикасно преполовува?е на бро?от на адресни линии ко? се барал, што ?е им овозможи да се вклопат во пакети со помалку пинови, со предност во однос на цената ко?а растела со секо? чекор на пораст на мемори?ата. MK4096 се покажал како многу стабилен диза?н за апликациите на клиентите. 16-килобитниот ДРАМ Mostek MK4116 ко? бил воведен во 1976 година, постигнал удел од пове?е од 75% од светскиот пазар на ДРАМ. Но, иако густината се зголемила на 64 килобита во почетокот на 1980 година Mostek бил претекнат од страна на ?апонските производители на ДРАМ со повисок квалитет, со користе?е на исти мултиплексирани шеми по пониски цени на трошоци. Ова создало конфликт ме?у ?апони?а и САД .

Принципи на работа [ уреди | уреди извор ]

ДРАМ обично се наредени во правоаголна низа од ?елии за складира?е, составена од еден кондензатор и еден транзистор по бит податоци. Сликата покажува едноставен пример со мобилна матрица со четири на четири ?елии.

Долгите хоризонтални линии кои го поврзуваат секо? ред се познати како збор-линии. Секо?а колона на ?елиите е составена од две бит-линии, секо?а поврзана со секо?а друга ?ели?а за складира?е во колоната (сликата не го вклучува ово? важен дета?). Тие се познати како "+" и "-" бит-линии.

= Операции за чита?е на податоци од ?ели?а за складира?е на ДРАМ [ уреди | уреди извор ]

1. Детекторските засилувачи се исклучени. (Во модерната мемори?а на сметачот, детекторскиот засилувач е еден од елементите кои ги формираат колата на полуспроводничкиот чип (интегрирано коло).

2. Бит-линиите се наполнети до точно еднакви напони кои се поме?у високите и ниските логички нивоа. Бит-линиите се физички симетрични за да се задржи еднаква капацитивност, па со тоа во тоа време и нивните напони еднакви.

3. Колото за претполне?е е исклучено. Биде??и бит-линиите се релативно долги, тие имаат доволно капацитет да го одржат однапред наполнетиот напон за кратко време. Ова е пример за динамичка логика.

4.Потоа посакуваната збор-лини?а на редот се зголемува за да се поврзе со кондензаторот на ?ели?ата за складира?е. Ова предизвикува транзисторот да спроведува, пренесува??и го полнежот од складишните ?елии до поврзаните бит-линии (доколку складираната вредност е 1) или од поврзаната бит-лини?а до складишната ?ели?а (доколку складираната вредност е 0). Биде??и капацитетот на бит-лини?ата е обично многу повисок од капацитетот на складишните ?елии, напонот на бит-лини?ата се зголемува многу малку ако складишната ?ели?а е празна или се зголемува многу малку ако ?ели?ата за складира?е е полна (0,54 и 0,45 V во двата случаи).

5. Детекторските засилувачи сега се поврзани со бит-линиите во парови. Позитивна повратна врска настанува ме?у вкрстено поврзаните инвертори, на то? начин се засилува разликата на напоните ме?у парните и непарните редови на бит-линии на одредена колона сe додека една бит-лини?а е целосно на на?низок напон, а другата е на максимално висок напон. Откако тоа ?е се случи редот е ?отворен“ (податокот од таа ?ели?а е достапен).

6. Сите ?елии за складира?е на отворен ред се детектираат истовремено и детекторските засилувачи се флип-флопирани. Адресната колона потоа избира флип-флоп бит да се поврзе со надворешната магистрала на податоци. Чита?е од различни колони во ист ред може да се изврши без одлага?е на отвора?е на редот затоа што за отворен ред сите податоци ве?е биле детектирани и флип-флопирани.

7. За време на чита?ето на колоните од отворениот ред, активно протекува стру?а назад на бит-линиите од излезот на детекторските засилувачи и ги полни складишните клетки. Ова го засилува (т.е. ?освежува“) полне?ето на складишната ?ели?а со зголемува?е на напонот во кондензаторот за складира?е ако на почетокот бил наполнет, или го држи ненаполнет ако бил празен. Треба да се има на ум дека заради должината на бит-линиите, постои значително доцне?е на патува?ето на полнежот назад во кондензаторот на ?ели?ата. Ова бара значително време за детекторскиот засилувач и така се преклопува со една или пове?е колони за чита?е.

8. Кога ?е заврши со чита?е на сите колони во тековниот отворен ред, збор-лини?ата се исклучува за да го дисконектира кондензаторите на складишните ?елии. Детекторскиот засилувач е исклучен и бит-линиите повторно се претполнат.

Впишува?е во мемори?ата [ уреди | уреди извор ]

За складира?е на податоци, редот е отворен и даден детекторски засилувач на колона времено е принудно доведен во саканата состо?ба на висок или низок напон, со што се предизвикува бит-лини?ата да го полни или празни кондензаторот на складишната ?ели?а на саканата вредност. Заради конфигураци?ата на позитивна повратна врска на детекторскиот засилувач, бит-лини?ата ?е има стабилен напон дури и откако принудувачкиот напон ?е биде отстранет. За време на впишува?ето во одредена ?ели?а, сите колони во еден ред истовремено се детектираат исто како при чита?ето, па иако се менува состо?бата само на еден кондензатор на складишна ?ели?а, цел ред се освежува (повторно е впишан) како што е прикажано на сликата десно.

Брзина на освежува?е [ уреди | уреди извор ]

Вообичаено произведувачот прецизира дека секо? ред мора да ги освежи своите кондензатори на складишни ?елии на секои 64 ms или помалку. Логиката на освежува?е е обезбедена во ДРАМ контролерот ко? го автоматизира периодичното освежува?е, т.е. тоа не мора да го извршува софтвер или друг хардвер. Заради ова, логиката на колото на контролерот е комплицирана, но таа маана е оправдана со фактот дека ДРАМ-от е многу поевтини по складишна ?ели?а и самата складишна ?ели?а е едноставна. ДРАМ-от има многу поголем капацитет по единица површина отколку СРАМ-от.

Некои системи ги освежуваат редовите во рафални активности кои ги вклучуваат сите редови на секои 64 ms. Други системи освежуваат еден ред во еден момент ко? се распоредува во интервалот од 64 ms. На пример, систем со 8192 реда би изискувал распоредено освежува?е на еден ред на секои 7,5 μs, што 64 ms поделено на 8192 реда. Неколку системи кои работат во реално време освежува?ето го вршат во интервали определени од надворешна временска функци?а ко?а управува со работата на останатиот дел од системот, како што е примерот со вертикалното освежува?е ка? видео сигналите кое се ?авува на секои 10-20 ms. Сите методи бараат неко? вид бро?ач да следи ко? следен ред треба да се освежи. Поголемиот бро? ДРАМ-чипови вклучува бро?ач. Постарите видови барале надворешна логика на освежува?е.

Под одредени услови, поголемиот дел податоци во ДРАМ-от може да се повратат дури истиот да не бил освежен и неколку минути ^[5] .

ДРАМ-?елии [ уреди | уреди извор ]

Секо? бит податоци во ДРАМ-от се чува како позитивен или негативен електричен полнеж во капацитивна структура. Структурата ко?а го обезбедува капацитетот, како и транзисторите кои го контролираат пристапот до него се вика ДРАМ-?ели?а. Тие се основните градбени блокови на ДРАМ-низите. Посто?ат пове?е вари?анти на ДРАМ мемориски ?елии, но на?често користена модерна вари?анта е ?ели?ата од еден транзистор и еден кондензатор. Транзистор се користи за да се доведе капацитет во текот на впишува?ето и за исполнува?ето на кондензаторот за време кога то? се отчитува. Пристапниот транзистор е диза?ниран да ?а зголеми движечката сила и да се минимизира истекува?ето транзистор-транзистор. Кондензаторот има и два терминали, од кои еден е поврзан со пристапен транзистор, а другиот со ко?а било област или V _CC /2. Во модерниот ДРАМ последниот случа? е почест, биде??и тоа им овозможува побрзо работе?е. Во модерниот ДРАМ, напон од +V _CC /2 низ кондензатор е потребно да се складира логичко еден. И напон од -V _CC /2 низ кондензатор за да се складира логичка нула. Електричниот полнеж ко? се чува во кондензаторот се мери во кулони . За логичко еден вредноста е:

Q=Vcc / 2 * C, каде Q е количеството електричество во кулони, а C е капацитетот во фаради . А логичката нула има полнеж: Q = -Vcc / 2 * C

Чита?е или впишува?е на логичко еден (1) бара зборот-лини?а да биде управуван од напон поголем од збирот на Vcc и прагот на пристап на пристапниот транзистор. Ово? напон се нарекува Vcc наполнет (pumped). Времето потребно за празне?е на кондензаторот зависи од тоа каква логичка вредност се чува во кондензаторот. Ако кондензаторот содржи логичко еден (1) почнува да се ослободува напонот во терминалот на транзисторот е над Vccp. Ако кондензаторот содржи логичка нула(0), то? почнува да се ослободува кога напонот е над Vth.

Наводи [ уреди | уреди извор ]

Надворешни врски [ уреди | уреди извор ]

• DRAM density and speed trends has some interesting historical trend charts of DRAM density and speed from 1980.
• Benefits of Chipkill-Correct ECC for PC Server Main Memory ? A 1997 discussion of SDRAM reliability?some interesting information on "soft errors" from cosmic rays , especially with respect to error-correcting code schemes
• Tezzaron Semiconductor Soft Error White Paper 1994 literature review of memory error rate measurements.
• Scaling and Technology Issues for Soft Error Rates Архивирано на 3 ноември 2004 г. A Johnston?4th Annual Research Conference on Reliability Stanford University, October 2000
• Challenges and future directions for the scaling of dynamic random-access memory (DRAM) ? J. A. Mandelman, R. H. Dennard, G. B. Bronner, J. K. DeBrosse, R. Divakaruni, Y. Li, and C. J. Radens, IBM 2002
• Ars Technica: RAM Guide
• David Tawei Wang (2005). ?Modern DRAM Memory Systems: Performance Analysis and a High Performance, Power-Constrained DRAM-Scheduling Algorithm“ (PDF) . PhD thesis, University of Maryland, College Park . Посетено на 2007-03-10 . Наводот journal бара |journal= ( help ) A detailed description of current DRAM technology.
• Multi-port Cache DRAM ? MP-RAM
• What every programmer should know about memory by Ulrich Drepper