出典: フリ?百科事典『ウィキペディア(Wikipedia)』
| この項目「
LPDDR
」は途中まで??されたものです。(原文:
英語版 "LPDDR" 15:33, 29 March 2022 (UTC)
)
??作業に協力して下さる方を求めています。
ノ?トペ?ジ
や
履?
、
??のガイドライン
も?照してください。
要約欄への??情報の記入
をお忘れなく。
(
2022年4月
)
|
Low-Power Double Data Rate
(
LPDDR
)は、省電力に特化した
SDRAM
の派生規格のメモリである。
LPDDR SDRAM
、また初期のものはモバイルDDR(mDDR)とも呼ばれる。
特?
[
編集
]
消費電力が少ないため、主にノ?トパソコンや携?電話などのデバイスを?象として使用されている。
最新のLPDDRは、モバイルアプリケ?ションにより適合した技術が用いられており、
DDR SDRAM
とは?多くの違いがある
[1]
。また、LPDDRのテクノロジ標準は本家のDDRとは?立して開?されており、LPDDR5においては
DDR5 SDRAM
より以前に??された。
バス幅
[
編集
]
さまざまなLPDDR世代のプロパティ
LPDDR
|
1
|
1E
|
2
|
2E
|
3
|
3E
|
4
|
4X
|
5
|
5X
|
最大密度
|
|
|
|
|
32ビット
|
|
64ビット
|
64ビット
|
32ビット
|
32ビット
|
メモリクロック
(MHz)
|
200
|
266.7
|
200
|
266.7
|
200
|
266.7
|
200
|
266.7
|
400
|
533
|
プリフェッチサイズ
|
2
n
|
4
n
|
8
n
|
16
n
|
メモリ密度
|
|
|
64Mb
8Gb
|
|
1Gb
32Gb
|
|
4ギガバイト
32Gb
|
|
4ギガバイト
32Gb
|
|
I/O
バスクロック周波?(MHz)
|
200
|
266.7
|
400
|
533.3
|
800
|
1067
|
1600
|
2133
|
3200
|
4267
|
デ?タ?送速度(DDR)(MT/s)
[注? 1]
|
400
|
533.3
|
800
|
1067
|
1600
|
2133
|
3200
|
4267
|
6400
|
8533
|
供給電?
|
1.8 V
|
1.2、1.8 V
|
1.2、1.8 V
|
1.1、1.8 V
|
0.6、1.1、1.8 V
|
0.5、1.05、1.8 V
|
0.5、1.05、1.8 V
|
コマンド/アドレスバス
|
19ビット、SDR
|
10ビット、DDR
|
6ビット、SDR
|
7ビット、DDR
|
ステ?ショナリデバイスやラップトップで使用され、64ビット幅のメモリバスで接?される標準のSDRAMとは?照的に、LPDDRは16ビットまたは32ビット幅のチャネルも利用できる
[2]
。
「E」バ?ジョンは、仕?の?張バ?ジョンを示す。これらは、33%のパフォ?マンス向上のために、最大266.7MHzのメモリアレイのオ?バ?クロックを型式化した。これらのより高い周波?を??するメモリモジュ?ルは、 Apple
MacBook
やゲ?ミングノ?トパソコンで使用されている。
標準のSDRAMと同?に、ほとんどの世代は?部フェッチサイズと外部?送速度を2倍にする(DDR4とLPDDR5は例外)に、LPDDRは16ビットまたは32ビット幅のチャネルも利用できる
[2]
。
世代
[
編集
]
LPDDR(1)
[
編集
]
| この節の
??
が望まれています。
??元:
en:LPDDR#LPDDR(1)
(2023年1月)
|
LPDDR2
[
編集
]
| この節の
??
が望まれています。
??元:
en:LPDDR#LPDDR2
(2023年1月)
|
LPDDR3
[
編集
]
| この節の
??
が望まれています。
??元:
en:LPDDR#LPDDR3
(2023年1月)
|
LPDDR4
[
編集
]
| この節の
??
が望まれています。
??元:
en:LPDDR#LPDDR4
(2023年1月)
|
LPDDR4X
[
編集
]
| この節の
??
が望まれています。
??元:
en:LPDDR#LPDDR4X
(2023年1月)
|
LPDDR5
[
編集
]
| この節の
??
が望まれています。
??元:
en:LPDDR#LPDDR5
(2023年1月)
|
LPDDR5X
[
編集
]
2021年7月28日、JEDECはJESD209-5B、LPDDR5Xの規格を?表した
[3]
。
- 最大8533 Mbit/sまで向上した速度
- tx/rxイコライゼ?ションによるシグナルインテグリティの改善
- 新しいアダプティブリフレッシュ管理機能による信?性の向上
[4]
- プリフェッチは16nでLPDDR5と同じ
2021年11月9日、
サムスン電子
は業界初のLPDDR5X DRAMを開?したと?表した
[4]
。サムスンの??には、14nmプロセスノ?ドで16ギガビット(2GB)ダイが製造され、1つのパッケ?ジに最大32ダイ(64GB)のモジュ?ルが可能である
[4]
。同社によれば、新しいモジュ?ルはLPDDR5よりも20%省電力となった。
2021年11月19日、
マイクロン
は、
MediaTek
がマイクロンのLPDDR5X DRAMのDimensity 9000 5Gへの??を完了したと?表した
[5]
。
LPDDR5T
[
編集
]
2023年1月25日、
SKハイニックス
は業界初の「LPDDR5T (Low Power Double Data Rate 5 Turbo)」を開?したと?表した。最大9.6Gbpsまで速度が向上している。製造は第4世代の10nmプロセスにあたる“1anm”で、16GBが製品として提供される
[6]
。
2023年10月25日、SKハイニックスは
Qualcomm Technologies
のSoC,
Snapdragon 8 Gen 3 Mobile Platform
との互換性??を完了したと?表した
[7]
。
2023年11月6日、MediaTekはSoC, Dimensity 9300にLPDDR5Tを採用と?表した
[8]
。
CAMM2(Compression Attached Memory Module)は、
Dell
のエンジニアTom Schnellによって
Intel
と共同で、開?された交換可能なLPDDR5/5Xモジュ?ル規格である。2023年初旬にJEDECが標準化を目指していることが明らかとなった
[9]
。
2023年12月5日、JEDECが標準化を?表した
[10]
。
脚注
[
編集
]
注?
[
編集
]
- ^
Equivalently, Mbit/s/pin.
出典
[
編集
]
外部リンク
[
編集
]