論理 回路
(
英語
:
logic gate
)는
불 臺數
를 物理的 裝置에 具現한 것으로, 하나 以上의 論理的 入力값에 對해
論理 演算
을 遂行하여 하나의 論理的 出力값을 얻는
電子回路
를 말한다.
AND
,
OR
,
NOT
의 基本 불 代數를 遂行하며, 이 基本 불 臺數들의 結合으로 複合的인 論理 機能을 遂行한다.
文脈에 따라서
理想的인 論理 回路
라는 말을, 인스턴스에 對해서
上昇 時間
이 없고 無制限의
팬아웃
이라고 解釋하거나 非以上的 物理裝置라고 解釋한다.
[1]
論理 回路의 設計는
論理式
이나
眞理表
가 使用된다. 좀 더 回路圖的인 表記 手段으로 MIL 記號 等 論理 素子 記號가 使用되었다.
1960年代에 標準 論理
IC
(
텍사스 인스트루먼트
의 7400 시리즈)가 登場하자 아날로그 回路 設計와 論理 設計를 分離하여 單純하게 具現할 수 있게 되었다.
작은 規模에서는 論理 素子 記號로 設計할 수 있지만 規模가 커지면 힘들어진다. 그렇기 때문에 1990年代부터 大規模 回路 設計에는
하드웨어 技術 言語
가 使用되고 있다. 그리고
集積 回路
技術의 發展에 對應할 수 있도록 다양한 모델에 適用이 可能한 獨立的인 모델(動作 技術)을 使用하여 設計한다.
1990年代 後半에는 開發品의 境遇 論理 回路 프로그램을 利用하여
PLD
, CPLD, FPGA을 使用하였다. 量産品이나 높은 性能이 要求될 境遇
ASIC
를 使用했다.
以前 狀態의 信號와 外部 入力 信號에 따라 出力이 決定되는 回路이다.
以前狀態
가 繼續 維持되려면 出力을 入力에 反映하는 되먹임 論理回路 構造를 갖는다.
?李 部分의 本文은
플립플롭
입니다.
制御 信號에 따라, 現在의 入力 信號가 貯藏되거나 以前의 入力 信號를 保管 維持하는 것이다.
래치와 플립플럽의 差異
는 入力이 들어왔을 때, 出力에 反映하는 方式이 다르다.
- 래치?: 入力이 들어왔을 때, 條件이 맞으면 바로 反映된다. 單, EN 信號가 있을 境遇, 이 條件이 滿足해야 한다.
- 플립플럽?: 入力이 들어왔을 때, 클럭(CLK, CK, clock)의 同期 信號에 依해 入力이 反映된다.
플립플럽
은 入力을 反映하는 時點이 上昇에지(클럭에서 論理 L에서 H로 바뀌는 瞬間)나 下降에지(클럭에서 論理 H에서 L로 바뀌는 瞬間)에서 反映한다. 이 反映時點 動機를 위해 래치보다 回路가 複雜하다.
플립플롭
은 클럭(CLK, CK 等으로 表記) 信號에 동기화되면서 入力 값(D, S, J 等)을 出力한다. 이 값들은 다음 클럭이 入力되기 前까지 保存된다.
- D 플립플롭
- J-K 플립플롭
- T 플립플롭
- A 플립플롭
全體가 同一한
클럭
으로 動作되는 回路이다.(
動機클럭 設計
) 特히 大規模 回路에서 넓게 使用되고 있다.
- 設計할 때 大規模 回로 시뮬레이션이 빠르다.
- 製造할 때 모든 래치의 1, 0 變化 테스트를 하는 벤치 프로그램 製作이 쉽다.
레지스터와 게이트로 構成되어서 順序에 따라서 一定한 出力이 나오고, 일정한 週期가 되면 元來 狀態로 되돌아간다.
- 필드 코드 카운터(Filled Code Counter): 모든 出力의 狀態가 使用되는 것.
- 2 비트 코드 카운터
- 그레이 코드 카운터
- 李瑱 카운터
- 言필드 코드 카운터(Unfilled Code Counter): 出力의 一部만 使用되고, 그 밖에는 알 수 없는 狀態가 되는 것.
- 3 비트 以上의 코드 카운터
- 링 카운터
- M系列 發生機 (LFSR: Linear Feedback Shift Register)
入力 信號에 따라서 카운터, 레지스터, 게이트 等으로 製作된 回路가 年産 및 一連의 動作을 하는 것이다.
循次回路에서의 設計에서 많이 使用 方法 中의 하나가 狀態 技法이다.
- 狀態도
活用?: 設計 目的을 具現하기 위해 動作 狀態를 抽象化 하여 狀態度를 그린다. 이 狀態道에 入力과 出力을 標示하고 論理回路를 利用하여 回路化 하면 된다.
- ↑
Jaeger, Microelectronic Circuit Design, McGi5'osex
raw-Hill 1997,
ISBN
0-07-032482-4
, pp. 226-233